与外部设备、存储器的衔接和数据交换都需求经过接口设备来完结，前者被称为I/O接口，而后者则被称为存储器接口。存储器一般在经过系统总线把I/O电路和外围设备联络在一起。比方SATA，它是Serial ATA的缩写，即串行ATA。这是一种彻底不同于并行ATA的新式硬盘接口类型，因为选用串行方法传输数据而得名。SATA总线运用嵌入式时钟信号，具有了更强的纠错才能，与以往比较其最大的差异在于能对传输指令（不仅仅是数据）进行查看，假如发现过错解主动纠正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简略、支撑热插拔的长处。

　　这组地址信号界说了cpu的最大内存寻址空间为4GB。在地址周期的榜首个子周期中，这些Pin传输的是买卖的地址，在地址周期的第二个子周期中，这些Pin传输的是这个买卖的信息类型。

　　此信号由ICH（南桥）输出至cpu的信号。它是让cpu在Real Mode（线兆字节）地址空间，当超越1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址主动折返到榜首个1Mbyte地址空间上。

　　当这个信号被声称时阐明在地址信号上的数据是有用的。在一个新的买卖中，一切Bus上的信号都在监控ADS#是否有用，一但ADS#有用，它们将会作一些相应的动作，如：奇偶查看、协义查看、地址译码等操作。

　　这个信号首要用于声称一个总线的推迟经过任一个总线署理，在这个期间，当时总线的具有者不能做任何一个新的买卖。

　　这个信号首要用于对系统总线运用权的裁定，它有必要被衔接到系统总线的恰当Pin 。当BPRI#有用时，一切其它的设备都要中止宣布新的恳求，除非这个恳求正在被确认。总线一切者要始终保持BPRI#为有用，直到一切的恳求都完结才开释总线］ （I/O） Bus Select（总线挑选）

　　这些信号线是数据总线首要担任传输数据。它们供给了cpu与NB（北桥）之间64 Bit的通道。只有当DRDY#为Low时，总在线的数据才为有用，不然视为无效数据。

　　这些信号首要用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为Low。这四个信号每个各担任16个数据总线.DBSY# （I/O） Data Bus Busy（数据总线忙）

　　当总线具有者在运用总线时，会驱动DBSY#为Low表明总线在忙。当DBSY#为High时，数据总线］# （I/O） Data Parity（数据奇偶校验）

　　当DRDY#为Low时，指示当时数据总在线的数据是有用的，若为High时，则总在线］# （I/O） Data Strobe

　　这个信号为一cpu输出至ICH（南桥）的信号。当cpu内部浮点运算器产生一个不行遮盖的浮点运算过错时，FERR#被cpu驱动为Low。

　　这个信号为一ICH输出至cpu的信号。当cpu呈现浮点运算过错时需求此信号呼应cpu。IGNNE#为Low时，cpu会疏忽任何已产生但没有处理的不行遮盖的浮点运算过错。但若IGNNE#为High时，又有过错存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时，cpu会持续履行这个浮点指令但若指令不是上述指令时cpu会中止履行而等候外部中止来处理这个过错。

　　这个信号为一由ICH输出至cpu的信号，与Reset功用上十分相似，但与Reset不同的是cpu内部L1 Cache和浮点运算操作情况并没被无效化。但TLB（地址转化参阅缓存器）与BTB（不合地址缓存器）内数据则被无效化了。INIT＃另一点与Reset不同的是cpu有必要比及在指令与指令之间的空档才会被承认，而使cpu进入启始情况。

　　这个信号为一由ICH输出对cpu提出中止要求的信号，外围设备需求处理数据时，对中止操控器提出中止要求，当cpu侦测到INTR为High时，cpu先完结正在履行的总线周期，然后才开端处理INTR中止要求。

　　当cpu的温度传感器侦测到cpu的温度超越它设定的最高度温度时，这个信号将会变Low，相应的cpu的温度操控电路就会动作。

　　这个信号一般由ICH（南桥）发给cpu，来告知cpu电源已OK，若这个信号没有供到cpu，cpu将不能动作。

　　当Reset为High时cpu内部被重置到一个已知的情况而且开端从地址0FFFFFFF0H读取重置后的榜首个指令。cpu内部的TLB（地址转化参阅缓存器）、BTB（不合地址缓存器）以及SDC（区段地址转化高速缓存）当重置产生时内部数据全部都变成无效。

　　这个信号一般由cpu拉到地，在主机板上的效果首要是来告知主机板cpu是不是榜首次刺进。若是榜首次刺进它会让你进CMOS对cpu进行从头设定。

　　当TRDY#为Low时，表明方针现已预备好，能够接纳数据。当为High时，Target没有预备好。

　　这个信号将会衔接一颗电阻到地，首要用于内部色彩调色板DAC。这颗电阻的阻值一般为169奥姆，精度为1％。

　　这个信号衔接NB（北桥）与显示器，这个Clock归于I睠接口，它与DDCA_DATA组合运用，用于读取显示器的数据。

　　这个信号衔接NB（北桥）与显示器，这个Data与Clock 相同也归于I睠接口，它与DDCA_CLK组合运用，用于读取显示器的数据。

　　这个信号阐明Master是否能够承受从前以低优先权恳求的要读取的数据。当RBF#为Low时，中裁器将中止以低优先权去读取数据到Master。

　　这个信号阐明Master是否能够预备承受从中心操控器的快写数据。当WBF#为Low时，中裁器将中止这个快写数据的买卖。

　　这组信号有三BIT，能够组成八组，每组别离表明当时总线 （I/O） AD Bus Strobe 0（地址数据总线选通）

　　这个信号能够供给2X的时序为AGP，它担任总线# （I/O） AD Bus Strobe 0（地址数据总线选通）

　　这个信号能够供给4X的时序为AGP，它担任总线 （I/O） AD Bus Strobe 1（地址数据总线选通）

　　这个信号能够供给2X的时序为AGP，它担任总线# （I/O） AD Bus Strobe 1（地址数据总线选通）

　　这个信号在AGPn 协议中不运用，可是它用在PCI协议中由操作系统来办理。关于PME#的具体界说请参与PCI协议标准。

　　从AGP开展来看，有1X、2X、4X和8X四种形式，每种形式所运用的电压也不尽相同，那AGP操控器怎样知到你插的是什么样的显卡呢？便是经过这个信号来告知AGP Control的。用这个信号来设定当时显卡所需的电压。

　　这个信号阐明AGPn Master现已预备好当时买卖所需的数据，它只用在写操作，AGP Master不答应刺进等候情况。

　　这个信号阐明AGPn Target现已预备好整个买卖所需求读的数据，这个Target能够刺进等候情况。

　　傍边裁器收到Initiator宣布恳求后，若当时总线为闲暇，中裁器就会经过GNT#把总线操控权交给Initiator。

　　SCMDCLK与SCMDCLK#是差分时钟输出对，地址和操控信号都在这个两个Clock正负边际的交叉点采样。每个DIMM共有三对。

　　这个些信号界说了在每个内存行中哪个Bank被挑选。Bank挑选信号和内存地址信号联合运用可寻址到内存的任何单元。

　　当在写周期有用时，在内存中传输的数据被屏蔽。在这八个信号中每个信号担任八根数据线］ （I/O） Data Strobe（数据选通）

　　这些信号首要用于捕获数据。这八个信号每个信号担任八根数据线］ （O） Clock Enable（时钟答应）

　　在地址阶段完结后一个频率，或是一切写入买卖的数据阶段期间，在IDRY#被驱动到僭态后一个频率，由Initiator驱动。一切读取买卖的数据阶段期间，在TRDY#被驱动到僭态后一个频率，它也

　　会被现在所寻址的Target驱动。在地址阶段完结后的一个频率，Initiator将PAR驱动到高或低态，以确保地址总线］与四条指令/位组致能线］是偶同位（Even Parity）。

　　由Initiator驱动，在AD Bus上传输地址时，用来表明当时要动作的指令。在ADn Bus上传输数据时，用来表明在现在被寻址之Dword 内将要被传输的字节，以及用来传输数据的数据途径。

　　当重置信号被驱动成低态时，它会逼迫一切PCI组态缓存器Master及Target情况机器与输出驱动器回到初始化情况。RST#可在不同步于PCI CLK边际的情况下，被驱动或反驱动。RST#的设定也将其它的设备特定功用初始化，可是这主题超出PCI标准的笵围。一切PCI输出信号有必要被驱动成开端的情况。一般，这表明它们有必要是三态的。

　　是由现在的Initiator驱动，它表明买卖的开端（当它开端被驱动到低态时）与期间（在它被驱动支低态期间）。为了碓定是否现已获得总线具有权，Master有必要在同一个PCI CLK信号的上边际，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。买卖能够是由在现在的Initiator与现在所寻址的Target间一到屡次数据传输组成。当Initiator预备完结最终一次数据阶段时，FRAME#就会被反驱动到高态。

　　Initiatorn 备妥被现在的Bus Master（买卖的Initiator）驱动。在写入期间，IRDY#被驱动表明Initiator预备接纳从现在所寻址的Target传来的材料。为了确认Master现已获得总线具有权，它有必要在同一个PCI CLK信号的上升边际，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。

　　Target备妥被现在所寻址的Target驱动。当Target预备完结现在的数据阶段（数据传输）时，它就会被驱动到低态。假如在同一个PCI CLK信号的上升边际，Target 驱动TRDY#到低态且Initiator驱动IDRY#到低态的话，则此数据阶段便告完结。在读取期间，TRDY#被驱动表明Target正在驱动有用的数据到数据总线上。在写入期间，TRDY#被驱动表明Target预备接纳来自Master的材料。等候情况会被刺进到现在的材料阶段里，直到取样到TRDY#与IRDY#都被驱动到低态停止。

　　该信号有用时，表明驱动它的设备已成为当时防问的方针设备。换言之，该信号的有用阐明总在线某处的某一设备已被选中。假如一个主设备发动一个买卖而且在6个CLK周期内设有检测到DEVSEL#有用，它有必要假定方针设备没能反响或许地址不存在，然后施行主设备缺省。

　　这是在一个单元（Atomic）买卖序列期间（列如：在读取/修正/写入操作期间），Initiator用来确认（Lock）现在所寻址的Target的。

　　表明办理者对总线运用之要求已被赞同，此为1对1之信号，每一办理者都有与其相对应之GNT#信号。

　　上面两个信号线为系统办理总线，以南桥为操控中心，对主机板的一些Device进行读写操作，如倍频IC、SPD等等。这两个信号在外部有必要经过电阻进行Pull High。

　　这个Pin首要用于挑选打印机形式，为High时，表明打印机被挑选。打印有两种形式能够被设定ECP和EEP。